Q1在线 PCB 特征阻抗计算器是如何反推最佳线宽与线距的？
本工具结合 IPC-2141A 与 Wadell 电磁场闭式方程，并直接调用 PCBPath 工厂 608+ 套 4–32 层真实压合叠层参数（含外层/内层铜厚、1080/2116/7628 半固化片压合后实测介质厚度 H 及频率相关介电常数 Dk）。您只需选择目标层数与协议阻抗，求解器即可实时反推出符合工厂 3mil/2.5mil 蚀刻能力的最优线宽 (W) 与差分线距 (S)。
IPC-2141 与 Wadell 传输线标准 · 608+ 工厂实测叠层库
在线 PCB 阻抗计算器与全景叠层工作台
基于工厂真实层压物理参数，精准反向求解单端与差分传输线几何结构。集成常用高速协议库、一键导出 Altium / KiCad 规则，并支持一键带参直达下单报价。
可选预设叠层
4L 1.6mm (1oz / 0.5oz) - 支持高精规格专属定制叠层
该规格属于高多层高精制造工艺，我们完全支持生产。工厂工程团队将为您提供专属叠层结构设计与免费阻抗仿真核算。
常用高速协议一键速选
Pro Assistant传输线模型与物理参数
介质高度 (H):4.50 mil(0.114 mm)
介电常数 (εr):4.40
铜厚 (T):1.38 mil
走线宽度 (W)
6.69 mil(0.17 mm)
理论阻抗
50.03 Ω
Standard Turnkey CapabilityCalculated trace width (6.69 mil) meets standard factory routing capability (4/4 mil minimum). High yield & low fabrication cost.
受控阻抗需求列表
0暂无阻抗设计记录，点击上方“+ 添加到阻抗设计表”即可生成生产清单。
PCB 特征阻抗设计与工厂压合叠层常见问题 (FAQ)
Q2表面微带线 (Microstrip)、内层带状线 (Stripline) 与共面波导 (CPWG) 应如何选择？
顶层与底层 (L1/Ln) 走线只有一个参考平面（上方为阻焊油墨与空气），应选用单端或差分微带线 (Microstrip)；夹在两个完整 GND/VCC 参考铜层之间的内层信号线屏蔽性更好、串扰更低，应选用带状线 (Stripline)，非常适合 PCIe、DDR 等高速总线；而 50Ω 射频天线或板边高频引出线若在同层两侧伴随接地铜皮并打屏蔽过孔，则应选用共面波导 (Coplanar Waveguide)。
Q3USB、PCIe、HDMI、以太网、DDR4 和射频天线的标准目标阻抗分别是多少？
常见高速硬件接口标准特征阻抗为：USB 2.0 差分 90Ω；USB 3.x / PCIe Gen3/4/5 / DDR3/4/5 DQS 差分 85Ω（或单端 40Ω–50Ω）；HDMI 2.0/2.1 / 千兆与万兆以太网 (Ethernet) / LVDS 差分 100Ω；CAN 总线与 RS-485 差分 120Ω；Wi-Fi / 蓝牙 / GPS / LoRa 射频馈线单端 50Ω。您可点击页面上方的高速协议卡片一键载入。
Q4为什么使用工厂真实半固化片 (Prepreg) 压合厚度比通用理论计算更准确？
不同型号半固化片（如 1080、2116、7628）在层压过程中树脂会流填进内层线路间隙，导致实际压合介质厚度比标称厚度薄 0.01–0.03mm，且玻璃纤维与树脂比例不同会导致介电常数 Dk 在 3.8–4.6 之间变化。直接使用 PCBPath 工厂标定后的实测叠层模板，可避免下单后因叠层不匹配而被工程 EQ 要求改板。
Q5计算完成后，如何导出到 Altium Designer / KiCad 或直接带叠层下单？
将计算好的信号层阻抗添加到下方“阻抗设计明细表”后，您可以点击“导出 Altium 规则 (.rul)”或“导出 KiCad 规则”将线宽线距约束直接导入 EDA 软件；也可以直接点击“应用叠层与阻抗去报价”，系统会自动将叠层编码 (stackupCode) 与全部阻抗控制记录免手填同步至标准板或高阶板报价单。
Q6PCBPath 在生产阻抗板时提供什么公差标准与测试报告？
所有勾选“阻抗控制”的订单，我们的 CAM 工程师都会在拼板边设计同批次阻抗测试条 (Test Coupon)，并在蚀刻与层压完成后使用高精度 TDR（时域反射仪）执行 100% 实测。标准阻抗控制公差为 ±10%（单端 ≤50Ω 为 ±5Ω），高阶精密板可选 ±5% 严苛公差，并随货提供 TDR 实测合格报告。
